인텔 “1.4나노 ’14A’ 순항… 결함밀도 개선 속도 빨라”

[지디넷코리아]

인텔이 지난 26일(현지시간) 진행된 ‘도이체방크 2026 기술 컨퍼런스’에서 1.4나노급 인텔 14A 공정의 진척사항을 일부 공개했다.

공정 성숙도와 수율을 가늠하는 주요 지표인 ‘결함밀도'(D0, defect density) 개선 속도가 당초 자체 예상치보다 양호한 흐름을 보이고 있다는 것이다.

데이비드 진스너 인텔 최고재무책임자(CFO)는 “인텔 14A의 결함밀도가 자체 목표보다 더 나은 흐름을 보이며 과거 인텔 주요 공정과 비교했을 때 결함밀도 감소 속도가 가장 빠른 수준”이라고 설명했다.

이어 “22nm(나노미터) 공정 이후 이런 성과를 본 적이 없다”고 덧붙였다.

인텔 14A 웨이퍼 시제품을 소개하는 나가 찬드라세카란 인텔 파운드리 COO. (사진=인텔 파운드리)

단 데이비드 진스너 CFO의 발언은 공정 개발 과정에서 결함밀도가 줄어드는 속도를 언급한 상대적인 의미로 보는 것이 바람직하다. 또 결함밀도는 수율에 영향을 미치는 한 가지 요소일 뿐이며 이것이 최종 수율로 연결되지도 않는다.

인텔 14A 공정은 2세대 리본펫 트랜지스터와 2세대 반도체 후면 전력전달(BSPDN) 기술 ‘파워다이렉트’를 적용하며 이르면 2027년 말부터 리스크 생산 예정이다.

또 이를 위해 미국 오레곤 주 힐스보로 D1X 팹(반도체 제조시설)에 고개구율(High-NA) 극자외선(EUV) 장비인 ASML ‘트윈스캔 EXE:5000’ 등을 인도받아 관련 기술을 연구중이다.

미국 오레곤 주 힐스보로 소재 인텔 시설에 반입된 ASML 고개구율 EUV 장비 '트윈스캔 EXE:5000'. (사진=인텔)

인텔은 지난 2분기 실적 발표에서 인텔 14A 공정의 결함밀도와 트랜지스터 성능이 같은 개발 단계의 인텔 18A보다 앞서고 있다고 설명했다. 설계자용 공정설계키트(PDK) 역시 개발을 진행하고 있으며, 오는 10월 PDK 0.9를 제공할 예정이다.

특히 인텔 14A는 외부 고객 확보가 공정의 상용화와 직결된다. 인텔은 작년 하반기 “인텔 14A와 같은 차세대 선단 공정이 대규모 투자를 필요로 하는 만큼 자체 제품만으로는 경제적 효율을 확보하기 어렵다”고 밝힌 바 있다.

인텔은 인텔 14A를 처음부터 외부 파운드리 고객을 염두에 두고 개발하고 있으며, 테라팹 프로젝트를 추진하는 일론 머스크와 협력 가능성도 주목받고 있다.

테슬라가 추진하는 첨단 반도체 생산 시설 '테라팹' 구상. (사진=테슬라)

데이비드 진스너 CFO는 인텔 14A의 외부 고객사 확보와 관련된 내용도 일부 소개했다.

그는 “내부 고객사(인텔 프로덕트 그룹)의 인텔 14A 공정 수요가 있다. 사실 내부 고객사들이 누구보다 가장 회의적인 고객사인데 이들이 인텔 14A 기반으로 제품을 설계한다는 사실이 상당한 자신감을 줬다”고 설명했다.

이어 “외부 고객사와 협의에도 진전이 있다. 립부 탄 CEO와 경영진이 고객사를 자주 만나고 있으며 이들의 관심사 역시 단순히 공정 데이터를 살펴보는 단계에서 벗어나 ‘얼마나 많은 생산역량을 확보할 수 있는지’, ‘공급이 어떻게 진행되는지’를 고민하는 단계”라고 말했다.

답글 남기기

이메일 주소는 공개되지 않습니다. 필수 필드는 *로 표시됩니다